林轩的命令如同投入平静湖面的一颗石子，在启明芯内部，尤其是在“启明二号”项目组和“盘古”EDA项目组之间，激起了层层涟漪。让一个尚处于原型阶段、未经大规模验证的内部EDA工具，直接应用于关乎公司核心利益的下一代主力芯片设计中，这在任何一家成熟的半导体公司看来，都是近乎疯狂的冒险。
陈家俊最初接到林轩的通知时，也是满腹疑虑。作为“启明二号”的项目总负责人，他肩负着巨大的压力，必须确保这款芯片按时、高质量地完成设计并成功流片。任何可能导致项目延期或失败的风险，他都必须慎之又慎。
“林生，这个……风险是不是太大了？”在一次只有林轩、陈家俊和李志远的闭门会议上，陈家俊坦诚地表达了自己的担忧，“‘启明二号的设计本来就非常复杂，时间又这么紧。万一‘盘古引擎不稳定，或者结果不理想，耽误了进度，这个责任……”
“家俊，我理解你的顾虑。”林轩拍了拍他的肩膀，“但你想想，如果我们这次成功了，意味着什么？”
他没有等陈家俊回答，继续说道：“这意味着，我们的芯片设计效率可能会有质的提升！意味着，我们可以在更短的时间内，设计出性能更好、成本更低的芯片！意味着，我们拥有了一项竞争对手无法轻易复制的核心竞争力！更意味着，我们朝着摆脱国外EDA工具依赖、实现真正自主可控的目标，迈出了关键一步！”
“风险是有的，但收益更大！”林轩的目光灼灼，“我相信志远团队的能力，我也相信你们后端团队的学习和适应能力。我们不要求一开始就用‘盘古来做全芯片的PR，先从一个模块开始尝试。失败了，我们损失的只是一点时间，大不了切换回商业工具重做；但如果成功了，那将是战略性的胜利！”
李志远也适时补充道：“陈总，林总，请放心。我们过去一周对PR引擎进行了密集的加固测试和优化，修复了几个已知的稳定性问题。虽然还不能保证100%完美，但在特定类型的电路上，处理效率和结果质量是得到验证的。我们会派最有经验的工程师，全程一对一支持你们的后端团队，确保他们能够顺利上手，并及时解决遇到的任何问题。”
林轩看着陈家俊，语气诚恳：“家俊，我知道这让你承担了额外的风险和压力。但启明芯要发展，就不能永远走别人走过的老路。我们需要一点冒险精神，需要一点对我们自己技术实力的自信！这件事，我希望你能全力支持！”
陈家俊看着林轩坚定的眼神，又看了看李志远充满期待的表情，最终咬了咬牙：“好！林生，我干了！就按您说的，我们挑一个合适的模块，让‘盘古来试试！”
决策一旦做出，执行便雷厉风行。
经过“启明二号”后端团队和“盘古”团队的联合评估，他们最终选定了USB
1.1控制器的核心数字逻辑部分，作为“盘古”PR引擎的第一个“实战演练场”。这个模块的选择颇有讲究：它的规模适中（大约十万门左右的逻辑），复杂度足够高（包含多种时钟域和相对复杂的控制逻辑），而且时序要求比较严格（需要满足USB协议的精确时序），但又并非整个芯片最核心、最不能出问题的部分（比如ARM内核或DSP）。用它来“试刀”，既能检验“盘古”的真实能力，又能将潜在风险控制在可接受范围内。
负责这个模块后端物理实现的是一位名叫张伟的年轻工程师，他是去年刚从交大微电子专业硕士毕业加入启明芯的，虽然经验不算丰富，但学习能力强，对新技术充满热情，也是陈家俊重点培养的后端骨干之一。
接到这个特殊的任务，张伟既兴奋又紧张。兴奋的是能够率先使用公司自研的“秘密武器”，紧张的是怕自己搞砸了，辜负了领导的信任。
按照流程，张伟首先尝试使用公司购买的、业界主流的Cadence
SE工具来对USB控制器模块进行布局布线。他按照标准的流程，导入网表（Netlist）和时序约束（SDC），设置好工艺库文件和设计规则（DRC/LVS
Rules），然后点击了“运行”。
SE工具开始勤勤恳恳地工作，屏幕上不断跳动着布局、布线的日志信息。然而，几个小时后，第一次运行结果出来了——不理想。时序报告（Timing
Report）显示，有十几条关键路径存在建立时间违例（Setup
Violation），最大负时序裕量（Negative
Slack）达到了近1纳秒（ns），这意味着芯片无法稳定运行在目标频率下。而且，布局后的模块面积也比预期的要大一些。
“看来这个模块的时序确实挺紧的。”张伟皱了皱眉，开始尝试调整SE的各种参数设置，比如提高优化努力程度（Effort
Level）、尝试
第78章 EDA 赋能 － “启明二号”的“秘密武器”[1/2页]